这个问题在渲染架构设计中几乎无解，原因很简单，芯片是死的，各类型处理单元的比例也是死的，面对灵活多样的处理环境，不可能做到每次处理严丝合缝。

在座的大部分人都有一个疑问，怎么办？

这也是王岸然要向他们询问的，他可不想每次都把答案说出来，这会让显卡事业部的技术人员，少了很多乐趣。

“三天，你们有三天时间，我需要你们每个人，或者你们的团队，上报一份解决方案的设想。”

王岸然说完就中止了会议，他已经布置下了作业，现在就看台下的人能做到什么程度。

一帮科大、科院、清大等重点院校的高材生，这可是国家的智力担当。

加上王岸然已经对答案进行了提示，那就是“alu逻辑运算单元”这个概念，王黯然很期待，大家的脑洞能开到什么程度。

三天的时间能干不少事，王黯然自然不会傻等着，这个时候，每一秒对他来说都很重要，在紧密关注bism项目进展的同时，王岸然把目光投放到芯片加工工艺上面。

来自ibm的芯片1号生产线上传来好消息，实验人员首次在一块晶圆上堆叠了两层晶体管。

王岸然收到消息后，也在第一时间来到加工车间。

“王总……”

“王总！”

现场的技术人员难掩心中的激动，毕竟在3d晶体管上，他们已经领先其他厂家，做了非常有意义的尝试。

王岸然也被现场的气愤所感染，在技术负责人卢人杰的带领下，王岸然在封测车间，看到了这块镜片。

卢人杰介绍道：“这块nahdflash存储芯片，在同样的面积，采用双层堆叠，可以在容量上实现70%提升，而我们的测试数据显示，其他的技术指标并没有明显的下降。”

王岸然点点头，在他看来，在1.5微米制造工艺上，进行3d晶体管的堆叠，难度应该比之后的7纳米制造工艺进行3d晶体管堆叠要容易的多。

这就跟修座钟，和修机械手表的难度相似，越是精密或者精度要求越高的难度越大。

而这结构原理，在实验室的3d晶体管的模型上可以很清楚的看出来，这就跟小孩搭积木一样，一层层的网上垒。

当然难点有两个。

一是设计，3d堆叠的芯片，其内部每层晶体管之间有逻辑联系，而不同层的逻辑电路之间，也通过特定的总线进行局部或者全局通信。

这就在绝缘层、半导体层、金属层及相应导线提出的了新的设计要求，不能向以前2d平面那样，通过平铺逻辑电路来解决。

而第二个，自然就是芯片加工上，要知道，芯片生产的每道工序都是有相应的成品率。

突然多了两倍的工序，良品率自然会显著下降，这就带来成本的上升。

而价格，是产品能否顺利推广的关键因素之一。

3d堆叠这种结构形式的芯片，最为适用的就是存储芯片上。

2019年三星、台积电，东芝基本上都已经做到九十多层。

可以说，在这项技术上，大有可为。

而且王岸然还想着靠存储芯片，赚一点小钱。